Offre de stages, thèses et postDocs MINATEC

Offres de thèses, stages et postdocs

735 résultats trouvés

[PostDoc]

Selective removal of metal alloy for advanced silicidation applied to sub-20nm CMOS transistors

Offre N° : 8331

Date de début : 1 Oct 2012

CMOS transistor performances depend on electrical contact resistivity reduction. Thus, self aligned silicidation (salicide) is one of the key processes which have to be improved to meet the ITRS requirements for the future technological nodes. Nowadays, solid state reaction between thin metal layer (Ni1-yPty < 10nm) and a silicon substrate allows to decrease access resistances of transistor source & drain. The metal is currently deposited by physical vapor deposition method all over the wafer surface. Under heat treatment, metal reacts preferably with semiconductor areas rather than dielectrics ones. Then, unreacted metal layer is selectively etched with an appropriate acidic solution; only metal silicide remains.
Specifications for advanced nodes (C20nm & C14nm nodes) require the use of ultra-thin Ni-alloy (8nm < Th < 4nm) with very low temperature process (<250°C) leading to partial salicidation. Various additive metals (such as Pt, Pd, Co, Er…) will be investigated in term of integration. Thus, the capability to chemically remove the excess of metal on dielectric areas has to be investigated as the additive species and its concentration directly impact the etch rate kinetic and full removal performance. In the same time on the silicided area the chemical process has to deal with a metal rich phase NixSiy with x>y which implies a worse selectivity than the configuration currently meet on C28nm et C45nm nodes..
Scope of the work
In a clean room environment of CEA-LETI (Grenoble, France), the candidate will work on innovative wet chemistries to remove selectively the different metallic layers (Ni, Pd, NiCo, NiPd…). In a first time preliminary test will be conducted on sample in manual tank in order to check removal kinetic and global selectivity on structures devices… Based on several characterization techniques (TXRF, XRR, AFM, SEM, TEM, XRD…), residual additive interaction with dielectric and chemical mixture behavior towards the metal rich phase on silicided area (roughness, resistivity) will be studied. Different semi-conductor (Si, SiGe…) and dielectrics surfaces (SiO2, SixNy…) will be investigated. Afterwards the most promising selective processes will be selected to be installed on a fully automatic 300mm tool. Finally, best processes will be integrated on critical patterned wafer architectures for morphological and electrical characterizations.
Profile of the candidate
Qualified candidates must have a PhD in chemistry or electrochemistry with an experience in material science. The candidate should enjoy dealing with experimentation, work in autonomy and lean on internal skills. Some basics in Semiconductor Physics and Electronics would be appreciated.

Mots clés : Chemistry for nanos, Materials, Process Technologies
Laboratoire :LETI
Code CEA :
Contact: virginie.loup@cea.fr

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[PostDoc]

Etude du retrait sélectif d’alliages métalliques pour la siliciuration avancée des transistors CMOS sub-20 nm

Offre N° : 8330

Date de début : 1 Oct 2012

Les performances du transistor CMOS étant étroitement liées à la réduction de la résistivité des contacts électriques, l'amélioration du procédé de siliciuration auto alignée est un des points clés pour atteindre les exigences de l'ITRS relatives aux futurs noeuds technologiques. La réaction entre une fine couche de métal (Ni1-yPty < 10nm) et le substrat de silicium permet de diminuer les résistances d'accès aux zones source et drain du transistor. Généralement déposé par PVD sur la totalité de la surface de la plaque, le métal, sous l'effet d'un traitement thermique, réagit préférentiellement avec les zones semiconductrices plutôt que celles diélectriques. Le métal n’ayant pas réagi est ensuite gravé dans une solution acide appropriée et sélective au siliciure métallique.
Les spécifications actuellement requises pour les noeuds technologiques avancés (C20nm et C14nm) impliquent l’utilisation de couches ultra fines d'alliages à base de Ni (4nm < épaisseur < 8nm) associée à des températures de procédés très basses (typiquement inférieures à 250°C) pouvant conduire à des siliciurations partielles. Parallèlement, l’introduction de nouveaux métaux (ie Pt, Pd, Co, Er…) suscite un grand intérêt en termes d’intégration. Par conséquent, la capacité à pouvoir retirer chimiquement l’excès de métal non réagi sur les zones diélectriques doit être évaluée : en fonction du type et de la concentration du métal introduit, les cinétiques de gravure chimique pourront en effet être fortement impactées tout comme la performance globale du procédé de retrait. De plus, si l’on se compare aux configurations des nœuds C28nm et C45nm, la présence de phases riches en métal type NixSiy (x>y) sur les zones siliciurées impliquera nécessairement une sélectivité des chimies de retrait moindre et apportera une contrainte supplémentaire dans le choix du procédé de retrait chimique.
Travail demandé
Dans la salle blanche du CEA-LETI (Grenoble, France), le candidat sera amené à travailler sur des solutions chimiques innovantes visant à graver sélectivement différentes couches métalliques (Ni, Pd, NiCo, NiPd…). Dans un premier temps, les tests conduits sur des échantillons dans des tanks manuels auront pour but d'établir les cinétiques d'attaque et la sélectivité globale sur des dispositifs. En s’appuyant sur différentes techniques de caractérisation (TXRF, XRR, AFM, SEM, TEM, XRD…), l'interaction des résidus métalliques avec le diélectrique tout comme le comportement de la solution chimique de retrait vis à vis des zones siliciuréees (rugosité, résistivité ...) seront étudiés. Différents types de semi-conducteurs (Si, SiGe…) et de diélectriques (SiO2, SixNy…) seront analysés. Dans un second temps, les procédés de retrait sélectif jugés les plus prometteurs seront implémentés sur un équipement automatique de nettoyage 300 mm avant d'être intégrés et testés morphologiquement et électriquement sur des substrats comportant des architectures critiques.
Profil du candidat
Le candidat devra être titulaire d’un doctorat en chimie ou électrochimie avec une expérience en science des matériaux. Doté d’un bon relationnel, le candidat devra apprécier l’expérimentation, faire preuve d’esprit d’initiative et d’autonomie. Des connaissances de base en Physique des Semiconducteurs et Electronique seront appréciées.

Mots clés : Chemistry for nanos, Materials, Process Technologies
Laboratoire :LETI
Code CEA :
Contact: virginie.loup@cea.fr

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[Thèse]

Dépôt de couches minces métalliques à partir de nanoparticules en suspension dans des liquides ioniques

Offre N° : 7908

Date de début : 1 Oct 2012

L'évolution des contraintes techniques et économiques dans la fabrication des dispositifs microélectroniques remet en question la pertinence des procédés physiques de dépôt de couches minces métalliques (type PVD) actuellement utilisés. En effet, ces procédés ne sont pas suffisamment couvrants pour métalliser les structures les plus avancées. Nous proposons de développer durant cette thèse un procédé alternatif par voie chimique, dans des conditions douces.

Envoyer cet article à un(e) ami(e)

Imprimer

Ajouter à mes offres

Fiche complète

[Thèse]

Caractérisation de tissus cutanés par spectroscopie bimodale : Absorption Diffuse et Raman, Application à un diagnostic rapide sur site

Offre N° : 7495

Date de début : 1 Oct 2012

Pour permettre à court terme une caractérisation In-Vivo de la peau en vue d'un diagnostic rapide de pathologies telles que le cancer, le psoriasis ou des maladies causées par des expositions à des produits nocifs, le laboratoire LISA du CEA/LETI-Minatec de Grenoble propose un sujet de thèse dont l'objectif est de développer une méthode de spectroscopie bimodale.