MINATEC

Ce stage se déroulera au CEA LETI Minatec au sein du laboratoire LPA (Packaging et Assemblage) du Département Optronique. Le DOPT possède une expérience de 25 ans dans la conception et la fabrication de rétines infrarouges pour des applications militaires et spatiales.

Ce stage se déroulera au CEA LETI Minatec au sein du laboratoire LPA (Packaging et Assemblage) du Département Optronique. Le DOPT possède une expérience de 25 ans dans la conception et la fabrication de rétines infrarouges pour des applications militaires et spatiales. De notre technologie ont essaimé deux sociétés leader sur leurs marchés respectifs : Sofradir (détecteurs quantiques pour le militaire et le spatial) et Ulis (bolomètres pour le grand public). Dans le but de miniaturiser les caméras pour des applications de faible emport (drônes, aéronefs), nécessitant des réductions de masse et de volume, une solution consiste à fabriquer des rétines courbes ; cela évite l’ajout de lentilles de correction des aberrations sphériques de la pupille d’entrée, et permet de gagner en champ visuel. L’architecture développée au laboratoire exploite le bio-mimétisme en s’inspirant directement de la vision des insectes.  Ces rétines sont constituées de deux éléments assemblés par flip chip : le circuit de détection en CdHgTe et le circuit de lecture Si-CMOS. L’objet de ce stage consiste à évaluer les performances de ce dernier en configuration courbe.
 
 
Travail demandé :
Le travail s’organisera en deux phases consécutives :
 

1. Analyse mécanique de la déformation du circuit CMOS

A partir de procédés développés au laboratoire, l’étudiant réalisera un maquettage permettant d’évaluer l’influence de l’épaisseur du circuit sur ses propriétés mécaniques (souplesse), et le potentiel associé en termes de rayons de courbures accessibles. Ce plan d’expériences viendra valider nos modèles mécaniques d’évaluation des contraintes et déformations du silicium.
 

2. Analyse des performances électroniques du circuit CMOS sous contrainte.

Une fois courbé, on s’attend à voir évoluer les performances intrinsèques du circuit compte tenu de l’évolution probable de la mobilité des porteurs. Cette seconde phase s’appuiera sur un état de l’art de l’électronique contrainte, ainsi que sur les résultats de caractérisation des échantillons réalisés dans la première phase.